JY-SW700游泳计时总控计时机

该系统的计时装置也是游泳计时系统的关键设备之一，它是
整个系统的核心技术。它可以记录出发台、触摸板等发出的信号， 从而记录运动员的比赛时间，及运动员的往返次数。现场计时设 备的计时主机是以 ARM 和 CPLD 为核心的。其中，ARM 处理器是 Acorn 计算机有限公司推出的一款微处理器，ARM 处理器本身是
32 位，但他也具备配备 16 位指令集。一般来讲比等价 32 位代码 节省达 35%，却能保留 32 位系统的所有优势。CPLD 是 Complex Programmable Logic Device 的缩写，是一种复杂的可编程逻辑 器件，它具有规模大、结构复杂的特点。CPLD 是用户根据自己需 要自行构造逻辑功能的数字集成电路。其基本设计方法是借助集 成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目 标文件，通过下载电缆将代码传送到目标芯片中。整个系统的所 有传感器都由嵌入式主机负责，主机可以检测到整个传感器的信 息，它将检测到的信息传送给控制终端和显示屏中。内置高精度 晶体数字钟的计时器，时钟基准为 0.10000000MHZ，其程序代码 如下（秒表计时）：
该模块的功能是实现计时功能，由四个十进制计数器和两个 六进制计数器串联结合而成。
?